reduced instruction set computing
/rɪˈdjuːst ɪnˈstrʌkʃən set kəmˈpjuːtɪŋ/Traduction: Philosophie de conception de l'architecture d'un ordinateur qui simplifie le jeu d'instructions du processeur en utilisant un petit ensemble d'instructions simples, chacune s'exécutant en un cycle d'horloge, ce qui améliore les performances et l'efficacité.
phrase
/rɪˈdjuːst ɪnˈstrʌkʃən set kəmˈpjuːtɪŋ/
Философия проектирования архитектуры компьютера, которая упрощает набор команд процессора, используя небольшой набор простых инструкций, выполняемых за один тактовый цикл, что повышает производительность и эффективность.
Filosofía de diseño de arquitectura de computadores que simplifica el conjunto de instrucciones del procesador, utilizando un número reducido de instrucciones simples que se ejecutan en un solo ciclo de reloj, lo que mejora el rendimiento y la eficiencia.
Philosophie de conception de l'architecture d'un ordinateur qui simplifie le jeu d'instructions du processeur en utilisant un petit ensemble d'instructions simples, chacune s'exécutant en un cycle d'horloge, ce qui améliore les performances et l'efficacité.
Entwurfsphilosophie für Computerarchitekturen, bei der der Befehlssatz des Prozessors auf einen kleinen Satz einfacher Befehle reduziert wird, die jeweils in einem einzigen Taktzyklus ausgeführt werden können, was Leistung und Effizienz erhöht.
Filosofia de projeto de arquitetura de computadores que simplifica o conjunto de instruções do processador, usando um pequeno conjunto de instruções simples executadas em um único ciclo de clock, o que aumenta o desempenho e a eficiência.
一种计算机体系结构设计理念，通过使用一组数量少、格式简单、大多能在一个时钟周期内完成的指令来简化处理器指令集，从而提高性能和效率。
فلسفة تصميم معمارية الحاسوب تقوم على تبسيط مجموعة تعليمات المعالج باستخدام عدد قليل من التعليمات البسيطة التي تُنفَّذ في دورة ساعة واحدة، مما يزيد الأداء والكفاءة.
A computer architecture design philosophy that simplifies the instruction set of a processor, using a small set of simple instructions that can execute in a single clock cycle, improving performance and efficiency.
RISC architectureC1formal
A type of microprocessor architecture that uses a small, highly optimized set of instructions, rather than a larger, more complex set.
Архитектура RISCcomputación de conjunto de instrucciones reducidocalcul à jeu d'instructions réduitRISC-ArchitekturArquitetura RISC精简指令集计算بنية RISC- Reduced instruction set computing is commonly used in mobile devices.
- The ARM processor is a well-known example of reduced instruction set computing.
- RISC architecture simplifies the design of the processor.